文件名称：入门学习EDA实验指导书
文件大小：7.01MB
文件格式：DOC
更新时间：2021-08-26 08:50:26
FPGA VHDL
入门学习EDA实验指导书 实验1 2选1多路选择器的VHDL设计 实验2 含异步清零和同步时钟使能的加法计数器设计 实验3 1位全加器原理图输入设计 实验4 2位十进制频率计原理图输入设计 实验5 7段数码显示译码器设计 实验6 数控分频器的VHDL设计 实验7 正弦信号发生器设计 实验8 基于状态机的ADC0809采样控制电路设计 实验9 循环冗余（CRC）模块设计 实验10 基于流水线技术的高速数字相关器设计 实验11 基于直接数字合成器（DDS）的正弦波形发生器设计 实验12 数字钟