文件名称：System Verilog Assertion 简介
文件大小：833KB
文件格式：DOC
更新时间：2015-09-11 09:46:25
System Verilog Assertion 简介
System Verilog Assertion 简介 中文版的介绍 简单、全面的概括了SVA的基础知识
System Verilog Assertion 简介
【文件属性】：
网友评论
- 挺好的，挺详细
- 内容相对其他讲述断言的书更丰富
- 内容实用，不过不是太全。
- 一直在学习，这本书介绍的不错。 .
- 源代码，有些有错误，总体是值得下的
- 稍微简单了点
- 一直在学习，这本书介绍的不错。