Verilog digital system design tutorial

【文件属性】：

文件名称：Verilog digital system design tutorial

文件大小：19.59MB

文件格式：7Z

更新时间：2015-02-02 17:06:07

Verilog hdl digital system design

本教程就是讲解如何利用 Verilog 硬件描述语言来设计和验证这样一个复杂的数字系统的方法。介绍复杂数字系统的概念、用途和几个有关的基本问题做一些说明。

【文件预览】：
Verilog数字系统设计教程(33).pdf