SystemVerilog验证 测试平台编写指南

【文件属性】：
文件名称：SystemVerilog验证 测试平台编写指南
文件大小：57.61MB
文件格式：PDF
更新时间：2020-05-14 04:51:18
System Verilog 验证 测试 本书讲解了SystemVerilog语言的工作原理，介绍了类、随机化和功能覆盖率等测试手段和概念，并且在创建测试平台方面提供了很多引导性的建议。本书借助大量的实例说明SystemVerilog的各种验证方法，以及如何根据实际的应用情况选择最优的方法达到尽可能高的覆盖率。而且，重点演示了如何使用面向对象编程(OOP)的方法建立由覆盖率驱动并且受约束的基本的随机分层测试平台，此外，还论述了SystemVerilog与C语言的接口技术。 本书可供具有一定Vetilog编程基础的电路工程技术人员使用，也可作为高等院校电子类、自动化类、计算机类的学生参考书。