文件名称：SystemVerilog与功能验证
文件大小：8.82MB
文件格式：PDF
更新时间：2020-07-02 15:17:28
SV 功能验证
《System Verilog与功能验证》重点介绍硬件设计描述和验证语言System Verilog的基本语法及其在功能验证上的应用；书中以功能验证为主线，讲述基本的验证流程、高级验证技术和验证方法学，以System Verilog为基础结合石头、剪刀、布的应用实例，重点阐述了如何采用System Verilog实现随机激励生成、功能覆盖率驱动验证、断言验证等多种高级验证技术；最后，通过业界流行的开放式验证方法学OVM介绍如何在验证平台中实现可重用性。