【文件属性】：
文件名称：SystemVerilog3.1a语言参考手册.chm
文件大小：6.39MB
文件格式：CHM
更新时间：2012-06-10 02:57:18
SystemVerilog 参考手册 Verilog
SystemVerilog3.1a语言参考手册.chm
中文
本参考手册详细描述了Accellera为使用Verilog硬件描述语言在更高的抽象层次上进行系统的建模和验证所作的扩展。这些扩展将Verilog语言推向了系统级空间和验证级空间。SystemVerilog构建于IEEE Verilog 2001委员会所作的工作之上。
网友评论
- 很好的东西，一直在看
- 很不错的资料，很适合初学者，谢谢！
- 资料很好，原始网址已经消失了，可惜了
- 工具书，很好的资料
- 东西很不错，好不容易才在这里找到
- 很不错的一本参考书。。。。
- 很方便的中文参考资料，就是字有点小
- 真是好资料！！！
- 讲system verilog语法的参考书，最好的参考书了，不过是中文的，也很好了，谢谢分享。