文件名称：DDR控制器 xilinx mig用户自定义代码verilog
文件大小：4KB
文件格式：RAR
更新时间：2014-04-05 03:06:02
DDR控制器 xilinx mig
本代码为DDR控制器的xilinx mig用户自定义verilog源代码，自己用状态机写的代码。
【文件预览】：
DDR2 Timing
----DDR_data_tr_tming.v(19KB)
----DDR_data_tr_tming_TB.v(7KB)
DDR控制器 xilinx mig用户自定义代码verilog
【文件属性】：
【文件预览】：
DDR2 Timing
----DDR_data_tr_tming.v(19KB)
----DDR_data_tr_tming_TB.v(7KB)
【文件预览】：
DDR2 Timing
----DDR_data_tr_tming.v(19KB)
----DDR_data_tr_tming_TB.v(7KB)