文件名称：数字系统设计与Verilog_HDL_王金明
文件大小：9.89MB
文件格式：PDF
更新时间：2013-08-09 09:26:19
Verilog
Verilog HDL是目前应用最为广泛的硬件描述语言．Verilog HDL可以用来进行各种层次的逻辑设计，也可以进行数字系统的逻辑综合，仿真验证和时序分析等。
数字系统设计与Verilog_HDL_王金明
【文件属性】：
网友评论
- 值得一看，虽然清晰度不够。
- 资料还不错，就是清晰度不够！
- 看了一下，还是很实用的书
- 很好的一本书，推荐大家看看
- 要是第四版就更好了
- 唉，可是是第一版的，不如第四版的全
- 如果有第四版就好啦
- 还好吧，但不是很清晰
- 好书，值得一看
- 我非常喜欢的一本书，内容讲解的很详细，如果是新版本就更好了
- 终于找到了这本书，不容易啊，清晰度虽说不是很高，但能有就很好了。
- 如果是第四版就更好了，不过还是不错了！
- 第一版的，还好吧
- 是第一版的，还不错，跟第四版的排版有点差别！
- 还好，不是很清晰。