Verilog HDL程序设计教程_王金明

【文件属性】：
文件名称：Verilog HDL程序设计教程_王金明
文件大小：10.28MB
文件格式：7Z
更新时间：2012-03-14 08:29:46
Verilog HDL 硬件描述语言 本书对Verilog HDL程序设计作了系统全面的介绍，以可综合的设计为重点，同时对仿真和模拟也作了深入的阐述。 本书以Verilog-1995标准为基础，全面介绍了Verilog HDL的词法、语法、语句，可综合程序的编写，仿真程序的编写，一般数字逻辑的实现，复杂逻辑和算法的实现等，讨论了设计中的方法与技巧，并以大量经过验证的设计实例为依据，深入浅出地阐述了Verilog程序开发所涉及的各个方面。对Verilog-2001的新增语法结构也作了介绍。 着眼于实用是本书的出发点，由于HDL语言的学习与使用必须依托一定的EDA环境，因此对典型EDA软件的使用与接口也作了介绍。 本书可作为电子工程、通信工程及相关专业高年级本科生和研究生教学用书，也可供从事电路设计和系统开发的工程设计人员阅读参考。

【文件预览】：
Verilog HDL程序设计教程_王金明
----Verilog HDL程序设计教程.pdf(11.66MB)
----cover.jpg(42KB)
----EDN说明.txt(7KB)