文件名称：FPGA 序列检测器
文件大小：177KB
文件格式：RAR
更新时间：2012-12-11 10:25:56
FPGA
FPGA 序列检测器，QuartusII软件运行成功。
【文件预览】：
lab4
----lab4.map.eqn(10KB)
----FSM.vhd(1KB)
----lab4.flow.rpt(4KB)
----Clk20Mto400.bsf(2KB)
----Generator.bsf(2KB)
----lab4.sof(137KB)
----lab4.map.rpt(21KB)
----lab4.pof(512KB)
----db()
--------lab4.rtlv_sg_swap.cdb(605B)
--------lab4.asm.qmsg(1KB)
--------lab4.sim.qmsg(3KB)
--------lab4.cmp0.ddb(22KB)
--------lab4.sim.vwf(3KB)
--------lab4.cmp.rdb(17KB)
--------lab4.(0).cnf.hdb(523B)
--------lab4.cmp.hdb(7KB)
--------lab4.(1).cnf.hdb(527B)
--------lab4.sim.qrpt(0B)
--------lab4.cbx.xml(86B)
--------lab4.fit.qmsg(17KB)
--------lab4.(1).cnf.cdb(2KB)
--------lab4.tan.qmsg(38KB)
--------lab4.(0).cnf.cdb(779B)
--------lab4.psp(0B)
--------lab4.sld_design_entry_dsc.sci(149B)
--------lab4.map.cdb(4KB)
--------lab4.cmp.qrpt(0B)
--------lab4.sld_design_entry.sci(149B)
--------lab4.map.qmsg(11KB)
--------lab4.map.hdb(7KB)
--------lab4.(3).cnf.cdb(2KB)
--------lab4.(3).cnf.hdb(558B)
--------lab4.(2).cnf.cdb(1KB)
--------lab4.signalprobe.cdb(384B)
--------lab4.sim.rdb(3KB)
--------lab4.eds_overflow(3B)
--------lab4.hier_info(2KB)
--------lab4.rtlv_sg.cdb(4KB)
--------lab4.hif(1KB)
--------lab4.pre_map.cdb(5KB)
--------lab4.rtlv.hdb(7KB)
--------lab4.cmp.cdb(9KB)
--------lab4.cmp.tdb(8KB)
--------lab4.syn_hier_info(0B)
--------lab4.sim.hdb(2KB)
--------lab4.db_info(151B)
--------lab4.sgdiff.cdb(3KB)
--------lab4.eco.cdb(156B)
--------lab4.sgdiff.hdb(7KB)
--------lab4.pre_map.hdb(7KB)
--------lab4.dbp(0B)
--------lab4.(2).cnf.hdb(720B)
--------lab4.smp_dump.txt(285B)
----lab4.qsf(2KB)
----lab4.pin(19KB)
----lab4.vwf(3KB)
----lab4.map.summary(313B)
----Generator.vhd(2KB)
----lab4.qpf(902B)
----lab4.fit.rpt(66KB)
----lab4.fit.summary(404B)
----lab4.asm.rpt(7KB)
----lab4.tan.rpt(74KB)
----lab4.cdf(296B)
----lab4.tan.summary(1KB)
----lab4.done(26B)
----FSM.bsf(2KB)
----lab4.qws(3KB)
----lab4.bdf(7KB)
----Clk20Mto400.vhd(774B)
----lab4.fit.eqn(13KB)
----lab4.sim.rpt(18KB)