VHDL实现ADC0809采样控制时序模拟

【文件属性】：

文件名称：VHDL实现ADC0809采样控制时序模拟

文件大小：4.13MB

文件格式：ZIP

更新时间：2017-11-11 17:06:31

VHDL ADC0809

采用状态机机制实现ADC0809采样控制，用VHDL编写，开发环境为quartus8.0，利用modesim-altera仿真验证