FPGA设计数字钟

【文件属性】：

文件名称：FPGA设计数字钟

文件大小：823KB

文件格式：ZIP

更新时间：2021-11-20 14:23:44

FPGA

利用vivado平台设计数字钟，设计状态机分时复用数码管位选端，逐位置入数字并计时，初学者设计多多包涵