任意实现小数分频的verilog程序

时间:2015-09-22 12:38:08
【文件属性】:

文件名称:任意实现小数分频的verilog程序

文件大小:345KB

文件格式:RAR

更新时间:2015-09-22 12:38:08

小数分频

任意实任意实现小数分频的verilog程序 现小数分频的verilog程序


【文件预览】:
www.pudn.com.txt
divclk
----divclk.map.rpt(17KB)
----divclk.qpf(906B)
----divclk.tan.rpt(59KB)
----db()
--------divclk.map_bb.hdb(8KB)
--------divclk.(0).cnf.hdb(1KB)
--------prev_cmp_divclk.map.qmsg(3KB)
--------divclk.pre_map.hdb(7KB)
--------divclk.rtlv_sg.cdb(4KB)
--------divclk.sld_design_entry.sci(169B)
--------divclk.fit.qmsg(16KB)
--------divclk.cmp_bb.cdb(15KB)
--------divclk.cmp_bb.hdb(8KB)
--------divclk.sim.qmsg(3KB)
--------divclk.map.logdb(4B)
--------divclk.hif(807B)
--------divclk.map.cdb(7KB)
--------divclk.asm.qmsg(2KB)
--------divclk.eds_overflow(4B)
--------divclk.tis_db_list.ddb(189B)
--------divclk.cmp_bb.logdb(4B)
--------divclk.map.hdb(8KB)
--------divclk.hier_info(2KB)
--------divclk.cmp_bb.rcf(8KB)
--------divclk.cmp.logdb(4B)
--------divclk.db_info(152B)
--------divclk.rtlv_sg_swap.cdb(193B)
--------divclk.cmp.cdb(35KB)
--------divclk.sld_design_entry_dsc.sci(169B)
--------prev_cmp_divclk.fit.qmsg(16KB)
--------divclk.cmp.bpm(432B)
--------divclk.sgdiff.hdb(7KB)
--------divclk.map_bb.cdb(7KB)
--------divclk.signalprobe.cdb(589B)
--------divclk.sgdiff.cdb(6KB)
--------divclk.cmp.hdb(9KB)
--------divclk.eco.cdb(176B)
--------divclk.rtlv.hdb(7KB)
--------prev_cmp_divclk.sim.qmsg(3KB)
--------divclk.tan.qmsg(33KB)
--------divclk.cmp0.ddb(40KB)
--------divclk.pss(36B)
--------divclk.sim.cvwf(805B)
--------divclk.pre_map.cdb(4KB)
--------divclk.cmp.rdb(16KB)
--------divclk.psp(3B)
--------divclk.cmp.tdb(65KB)
--------prev_cmp_divclk.tan.qmsg(33KB)
--------divclk.syn_hier_info(0B)
--------prev_cmp_divclk.asm.qmsg(2KB)
--------wed.wsf(3KB)
--------divclk.map.qmsg(3KB)
--------divclk.(0).cnf.cdb(4KB)
--------divclk.map_bb.logdb(4B)
--------prev_cmp_divclk.qmsg(3KB)
--------divclk.sim_ori.vwf(2KB)
--------divclk.cmp.ecobp(28B)
--------divclk.map.ecobp(28B)
--------divclk.map.bpm(413B)
--------divclk.sim.rdb(6KB)
--------divclk.sim.hdb(3KB)
--------divclk.cbx.xml(88B)
--------divclk.dbp(0B)
----divclk.v(196B)
----divclk.fit.smsg(411B)
----divclk.sof(137KB)
----divclk.pin(30KB)
----testdiv.txt(114B)
----divclk.txt(196B)
----divclk.map.summary(412B)
----divclk_assignment_defaults.qdf(32KB)
----divclk.sim.rpt(63KB)
----divclk.fit.summary(408B)
----divclk.qsf(2KB)
----divclk.asm.rpt(8KB)
----divclk.pof(128KB)
----divclk.vwf(2KB)
----divclk.cdf(266B)
----divclk.flow.rpt(5KB)
----divclk.tan.summary(968B)
----prev_cmp_divclk.qmsg(4KB)
----divclk.done(26B)
----divclk.qws(600B)
----divclk.fit.rpt(78KB)
----divclk.dpf(239B)

网友评论

  • 就是一个计数器,坑人的,别点
  • 根本不能实现任意小数点分频
  • 个人感觉没什么用,而且写的很乱