文件名称：eda四位移位寄存器
文件大小：270KB
文件格式：DOC
更新时间：2013-06-17 08:44:11
eda 移位寄存器 四位
此设计方案是用CASE语句设计了并行输入输出的移位寄存器。利用进程的顺序语句构成了时序电路，同时又利用了信号的赋值的并行特性实现了移位。当CLK一个上升沿，而且MD=“101”时，加载带加载移位的数据；当MD=“001”时，执行带进位循环左移；当MD=“010”时 ，执行自循环左移 ；当MD=“011”时，执行自循环右移；当MD=“100”时，执行带进位循环右移；当MD=“others”时将保持。并输出移位后的数据和进位输出。