文件名称：数字电路验证环境UVM实战教学
文件大小：6.19MB
文件格式：RAR
更新时间：2021-08-26 11:11:08
UVM 中英文
包含英文技术手册，及国内实际开发者编写的教程；另外，也会上传system verilog的中文教程，便于理解UVM的开发。通用验证方法学（Universal Verification Methodology, UVM）是一个以SystemVerilog类库为主体的验证平台开发框架，验证工程师可以利用其可重用组件构建具有标准化层次结构和接口的功能验证环境。
【文件预览】：
UVM_chinaese.pdf
uvm_users_guide_1.2.pdf