文件名称：EDA实习报告(1).doc
文件大小：333KB
文件格式：DOC
更新时间：2022-12-23 21:24:32
文档资料
贵州师范大学学生 实习报告 科目：EDA实习 专业: 电气工程及其自动化 班级: 10电气 姓名: 李启应 学号: 101401010202 实验项目名称：数字电子钟的设计 实验项目性质：普通试验 所属课程名称：VHDL程序设计 1. 实验目的 1 学习 VHDL语言的一些基本特点。 2 掌握VHDL程序的基本结构。 3掌握VHDL程序设计方法。 4 要能够用vhdl语言读懂并编写eda程序，对eda设计的总体框架能有较好的把握，掌握各 模块的调用方式。 2. 实验内容和要求 设计一个数字时钟，显示时（2位），分（2位），秒（2位），具体要求是：具有 时分秒计数显示功能，以24小时循环计时；数码管动态显示时，分，秒；具有清零功能 。 在软件工具平台上，进行VHDL语言的各模块编程输入、编译实现和仿真验证。 3. 实验主要仪器设备和材料 计算机,开发环境MAX-PLUSII,ZY11EDA实验系统，VHDL语言。 4. 实验方法、步骤及结果测试 1. 设计思路： 数字钟的主体是计数器，它记录并显示接收到的秒脉冲个数，其中秒和分位60进制计 数器，小时为24进制计数器，分别产生3位BCD码