文件名称: U盘SoC的设计与实现
文件大小:813KB
文件格式:PDF
更新时间:2024-02-20 13:37:07
U盘; 片上系统; USB; Verilog HDL
设计和实现了U盘SoC。本系统包括USB CORE和已验证过的CPU核、Nandflash、UDC_Control等模块,模块间通过总线进行通信。其中USB CORE为本文设计的重点,用Verilog HDL语言实现,同时并为此设计搭建了功能完备的Modelsim仿真环境,进行了仿真验证。
文件名称: U盘SoC的设计与实现
文件大小:813KB
文件格式:PDF
更新时间:2024-02-20 13:37:07
U盘; 片上系统; USB; Verilog HDL
设计和实现了U盘SoC。本系统包括USB CORE和已验证过的CPU核、Nandflash、UDC_Control等模块,模块间通过总线进行通信。其中USB CORE为本文设计的重点,用Verilog HDL语言实现,同时并为此设计搭建了功能完备的Modelsim仿真环境,进行了仿真验证。