文件名称：i2c总线模拟
文件大小：87KB
文件格式：RAR
更新时间：2015-07-25 10:25:43
i2c、verilog
自己写的i2c，还有测试文件testbench，可以仿真。
【文件预览】：
SCL_generator.v
i2c_testbench.v
readme2.bmp
SDA_process.v
i2c_master_control.v
i2c_master_top.v
i2c_slave.v
readme1.bmp
i2c_top.v
i2c总线模拟
【文件属性】：
【文件预览】：
SCL_generator.v
i2c_testbench.v
readme2.bmp
SDA_process.v
i2c_master_control.v
i2c_master_top.v
i2c_slave.v
readme1.bmp
i2c_top.v
【文件预览】：
SCL_generator.v
i2c_testbench.v
readme2.bmp
SDA_process.v
i2c_master_control.v
i2c_master_top.v
i2c_slave.v
readme1.bmp
i2c_top.v