文件名称：CSE4010
文件大小：22KB
文件格式：ZIP
更新时间：2024-03-08 20:52:23
Verilog
CSE4010实验室 CSUSB 2020年秋季
【文件预览】：
CSE4010-main
----lab2()
--------idecode.v(2KB)
--------lab2(1B)
--------id_ex.v(1KB)
--------reg.v(1KB)
--------pipeline (1).v(1KB)
--------control.v(1KB)
--------s_extend .v(286B)
----lab5()
--------writeback.v(321B)
--------lab5(1B)
--------mux_wb.v(340B)
--------pipeline.v(3KB)
----lab3()
--------execute.v(2KB)
--------mux_5bit.v(303B)
--------adder.v(239B)
--------lab3(1B)
--------alu_control.v(2KB)
--------ex_mem.v(2KB)
--------pipeline (1).v(3KB)
--------alu.v(1KB)
----README.md(30B)
----lab4()
--------mem_wb.v(675B)
--------AND.v(161B)
--------data.txt(246B)
--------data_memory.v(1KB)
--------MEMORY.v(1KB)
--------lab4(1B)
--------pipeline.v(3KB)
----lab6()
--------data.txt(270B)
--------data_memory.v(1KB)
--------risc.txt(1KB)
--------lab6(1B)
--------mem.v(1KB)
--------pipeline.v(3KB)
----lab1()
--------if_id.v(938B)
--------ifetch.v(2KB)
--------Lab1(1B)
--------incr.v(957B)
--------pc_mod.v(721B)
--------mux .v(694B)
--------mem.v(1KB)
--------pipeline.v(450B)