文件名称:exp00 Quartus使用初步1
文件大小:4.23MB
文件格式:PDF
更新时间:2022-08-04 14:32:55
fpga开发
上第五章的 Verilog 语法理解设计文件的含义。这里顶层实体名应与新建工程时取的名称 my_first_fpga 完全一致。图 0 11: 输入设计文件表
文件名称:exp00 Quartus使用初步1
文件大小:4.23MB
文件格式:PDF
更新时间:2022-08-04 14:32:55
fpga开发
上第五章的 Verilog 语法理解设计文件的含义。这里顶层实体名应与新建工程时取的名称 my_first_fpga 完全一致。图 0 11: 输入设计文件表