文件名称：单bit信号跨时钟域工程1. 电平同步器 2. 边沿同步器 3. 脉冲检测器
文件大小：249KB
文件格式：ZIP
更新时间：2022-08-10 13:40:12
verilog
单bit信号跨时钟域工程(verilog) 1. 电平同步器 2. 边沿同步器 3. 脉冲检测器 已经在vivado2019.1平台验证通过
【文件预览】：
code
----pulse_syc.zip(111KB)
----level_syc.zip(69KB)
----edge_syc.zip(68KB)