用vscode玩verilog实例一--比较器代码包（带tb文件，可编译仿真看波形）

【文件属性】：

文件名称：用vscode玩verilog实例一--比较器代码包（带tb文件，可编译仿真看波形）

文件大小：3KB

文件格式：ZIP

更新时间：2022-06-05 16:11:55

vscode verilog 芯片设计 仿真验证

用vscode玩verilog实例一--比较器代码包（带tb文件，可编译仿真看波形）

【文件预览】：
comp.v
comp_1.vpp
comp_tb.vcd
comp_tb_1.v