文件名称：RISC-V
文件大小：1.4MB
文件格式：ZIP
更新时间：2024-03-04 15:44:42
VHDL
RISC-V处理器 5阶段流水线架构 硬件设计 编译和模拟要求 sudo apt-get install ghdl gtkwave 综合要求 演练 演练将vhdl转换为verilog文件 （需要使用yosys进行synthesys） 放置和布线要求 演练 模拟 “ tb_risc_abs.vhd”是架构的测试平台。 可以通过运行gtkwave risc_v_abs.vcd看到该模拟。 编译设计 运行tb_script文件，将使用ghdl分析整个体系结构的文件。 默认情况下，将在主目录中创建一个名为“ risc_v_abs.vcd”的vcd文件。 综合系统 vhdl代码使用vhd2vl在verilog文件中转换。 使用verilog文件，可以使用yosys完成yosys 。 目标FPGA平台是ICE40 ，您可以使用yosys并使用以下yosys进行更改： synth_<targ
【文件预览】：
RISC-V-main
----risc_v_abs.vcd(4.15MB)
----Stage2()
--------ImmediateGen()
--------ControlBlock()
--------ff_en.vhd(410B)
--------HazardUnit()
--------mux2to1Nbit.vhd(494B)
--------RegisterFile()
--------adderSubNbit.vhd(400B)
--------stage2.vhd(12KB)
----Stage3()
--------Stage3.vhd(4KB)
--------ALUBlock()
--------FordwardingBlock()
--------FF_en.vhd(429B)
----Stage4()
--------Stage4.vhd(2KB)
----tb_script(2KB)
----risc_v_abs.vhd(10KB)
----README.md(2KB)
----makeVerilog(2KB)
----registerNbit.vhd(564B)
----to_verilog()
--------PC.v(1KB)
--------HazardDetector.v(4KB)
--------MuxSelGenerator.v(2KB)
--------risc_v.json(704KB)
--------stage1.v(2KB)
--------ALU.v(5KB)
--------sraiBlock.v(9KB)
--------registerNbit.v(1KB)
--------ff_en.v(1KB)
--------register_32_mainblock.v(7KB)
--------ImmediateGenerator.v(4KB)
--------mux32to1.v(3KB)
--------andBlock.v(1KB)
--------Comparator_Nbit.v(1KB)
--------FormatDetector.v(2KB)
--------GatesNet.v(2KB)
--------register_nbit_clock_n.v(1KB)
--------mux4to1.v(1KB)
--------mux4to1_1bit.v(1KB)
--------adderSubNbit.v(1KB)
--------incrementerBlock.v(1KB)
--------dec5to32.v(3KB)
--------dec3to8.v(2KB)
--------dec2to4.v(1KB)
--------.ff_env(1KB)
--------mux_8_to_1.v(2KB)
--------stage2.v(9KB)
--------xorBlock.v(1KB)
--------adderSubALUNbit.v(2KB)
--------incrementerSubBlock.v(1KB)
--------ControlUnit.v(5KB)
--------risc_v_abs.v(5KB)
--------Decoder2TO4.v(1KB)
--------Stage3.v(4KB)
--------mux2to1Nbit.v(1KB)
--------Stage4.v(3KB)
--------FordwardingUnit.v(3KB)
----tb_risc_abs.vhd(4KB)
----Stage1()
--------tb_stage1.vhd(3KB)
--------tb_INC.vhd(968B)
--------incrementerBlock.vhd(854B)
--------incrementerSubBlock.vhd(361B)
--------stage1.vhd(3KB)
--------PC.vhd(589B)