文件名称:Verilator+gtkwave快速上手教程1
文件大小:300KB
文件格式:PDF
更新时间:2022-08-03 14:46:24
risc-v
1. 编辑 verilog 顶层文件$(top).v:实现模块内部逻辑,向外部提供 IO 信号端口 2. 编辑应用程序代码:在测试文件$(test).cpp 中
文件名称:Verilator+gtkwave快速上手教程1
文件大小:300KB
文件格式:PDF
更新时间:2022-08-03 14:46:24
risc-v
1. 编辑 verilog 顶层文件$(top).v:实现模块内部逻辑,向外部提供 IO 信号端口 2. 编辑应用程序代码:在测试文件$(test).cpp 中