文件名称：紫光同创 DDR3 仿真工程
文件大小：13.05MB
文件格式：ZIP
更新时间：2022-07-30 18:20:20
FPGA开发 紫光
紫光同创 DDR3 控制器 IP 仿真工程，从 Modelsim 进入解压后的文件夹，可以直接运行仿真。如果要重新编译工程，需要删除 work 文件夹，然后运行 run.bat 文件。资源已更新，修复仿真过程中可能缺少 pango 库的问题。
【文件预览】：
ddr3_sim
----pango()
--------_lib.qdb(112KB)
--------_lib1_4.qdb(64KB)
--------_lib1_4.qtl(1.86MB)
--------_lib1_4.qpg(3.96MB)
--------_info(118KB)
--------_vmake(29B)
----work()
--------_lib.qdb(48KB)
--------_lib1_0.qdb(32KB)
--------_tempmsg()
--------_info(3KB)
--------@_opt()
--------_temp()
--------_lib1_0.qtl(58KB)
--------_vmake(29B)
--------_lib1_0.qpg(200KB)
----transcript(7KB)
----modelsim.ini(97KB)
----src()
--------ipsl_hmemc_top_test.v(12KB)
--------test_rd_ctrl_128bit.v(8KB)
--------ddr3()
--------prbs31_128bit.v(7KB)
--------test_main_ctrl.v(3KB)
--------test_wr_ctrl_128bit.v(7KB)
--------ddr_test_top_tb.v(4KB)
----run.do(565B)
----hmemc_ip()
--------_lib.qdb(48KB)
--------_lib1_0.qdb(32KB)
--------_info(153KB)
--------_lib1_0.qtl(679KB)
--------_vmake(29B)
--------_lib1_0.qpg(2.45MB)
----run.bat(39B)
----file_list.f(266B)