文件名称：《数字电路与逻辑设计》课程实验设计与分析
文件大小：15.39MB
文件格式：ZIP
更新时间：2022-10-03 20:47:50
数字电路与逻辑设计 译码器 多路复用器 模型机
#清磁盘啦~，CSDN“网盘”真好用，感谢CSDN~ hnu《数字电路与逻辑设计》课程实验的设计、记录与分析，含四个小实验，是基于VHDL语言在Quatus上进行实验的，实验一包含异或门、3-8译码器、模型机指令译码器的简单设计，实验二包含多路复用器与加法器的设计与实现，实验三包含ALU、控制信号、移位逻辑部件的设计与实现，实验四包含SM、其存取、指令计数器等模型机时序部件的实现。