文件名称：通用寄存器组设计(VHDL)
文件大小：419KB
文件格式：RAR
更新时间：2015-10-22 06:18:52
通用寄存器 16位寄存器 3-8译码器 VHDL
按照题目要求设计一个通用寄存器组的逻辑，决定外部的端口（名称、有效电平）和内部各元件的连接，画出系统框图和逻辑图，设计仿真数据，用VHDL编程和仿真。 1．16位寄存器 功能要求：同步并行置数，异步复位（清零），三态输出，片选信号，读/写控制。 2．地址译码器 功能要求：3-8译码器。
【文件预览】：
通用寄存器组
----General_Register_Group.sim.rpt(37KB)
----General_Register_Group.vwf(23KB)
----General_Register_Group.qsf(2KB)
----General_Register_Group.fit.smsg(411B)
----db()
--------General_Register_Group.asm.qmsg(2KB)
--------General_Register_Group.cmp.kpt(353B)
--------General_Register_Group.tmw_info(304B)
--------prev_cmp_General_Register_Group.map.qmsg(6KB)
--------General_Register_Group.map_bb.logdb(4B)
--------General_Register_Group.cbx.xml(104B)
--------prev_cmp_General_Register_Group.tan.qmsg(29KB)
--------General_Register_Group.rtlv.hdb(10KB)
--------General_Register_Group.sld_design_entry_dsc.sci(154B)
--------General_Register_Group.rtlv_sg_swap.cdb(1KB)
--------General_Register_Group.hif(2KB)
--------General_Register_Group.cmp.rdb(25KB)
--------General_Register_Group.eco.cdb(161B)
--------General_Register_Group.cmp.bpm(842B)
--------General_Register_Group.sgdiff.cdb(5KB)
--------prev_cmp_General_Register_Group.sim.qmsg(3KB)
--------General_Register_Group.map.bpm(811B)
--------General_Register_Group.(1).cnf.cdb(1KB)
--------General_Register_Group.db_info(137B)
--------General_Register_Group.cmp.hdb(9KB)
--------General_Register_Group.(0).cnf.cdb(3KB)
--------General_Register_Group.map_bb.hdb(6KB)
--------General_Register_Group.pre_map.cdb(7KB)
--------General_Register_Group.tis_db_list.ddb(174B)
--------General_Register_Group.(0).cnf.hdb(845B)
--------General_Register_Group.sim.hdb(3KB)
--------General_Register_Group.sim.rdb(4KB)
--------General_Register_Group.cmp0.ddb(46KB)
--------General_Register_Group.rtlv_sg.cdb(5KB)
--------General_Register_Group.(1).cnf.hdb(512B)
--------General_Register_Group.map.logdb(4B)
--------General_Register_Group.(2).cnf.hdb(722B)
--------General_Register_Group.cmp_merge.kpt(359B)
--------General_Register_Group.hier_info(24KB)
--------General_Register_Group.(2).cnf.cdb(3KB)
--------General_Register_Group.syn_hier_info(0B)
--------General_Register_Group.cmp.logdb(4B)
--------General_Register_Group.map_bb.hdbx(7KB)
--------General_Register_Group.tan.qmsg(29KB)
--------General_Register_Group.map.hdb(9KB)
--------General_Register_Group.map.cdb(9KB)
--------General_Register_Group.sim.qmsg(3KB)
--------prev_cmp_General_Register_Group.qmsg(3KB)
--------General_Register_Group.map.kpt(67KB)
--------General_Register_Group.sgdiff.hdb(10KB)
--------General_Register_Group.cmp.ecobp(28B)
--------General_Register_Group.sld_design_entry.sci(154B)
--------General_Register_Group.map.ecobp(28B)
--------wed.wsf(19KB)
--------General_Register_Group.map.qmsg(6KB)
--------General_Register_Group.sim.cvwf(3KB)
--------General_Register_Group.psp(3B)
--------prev_cmp_General_Register_Group.fit.qmsg(39KB)
--------General_Register_Group.map_bb.cdb(789B)
--------General_Register_Group.pre_map.hdb(10KB)
--------General_Register_Group.fit.qmsg(39KB)
--------General_Register_Group.cmp.cdb(38KB)
--------prev_cmp_General_Register_Group.asm.qmsg(2KB)
--------General_Register_Group.eds_overflow(3B)
--------General_Register_Group.cmp.tdb(31KB)
----General_Register_Group.vhd(2KB)
----General_Register_Group.sof(137KB)
----General_Register_Group.fit.rpt(123KB)
----General_Register_Group.tan.summary(1KB)
----General_Register_Group.fit.summary(437B)
----General_Register_Group.flow.rpt(7KB)
----General_Register_Group.map.rpt(20KB)
----incremental_db()
--------compiled_partitions()
--------README(653B)
----General_Register_Group.map.summary(346B)
----Register_16.vhd(850B)
----General_Register_Group.pin(30KB)
----General_Register_Group.pof(512KB)
----Decoder_3_8.vhd(602B)
----General_Register_Group.qws(762B)
----General_Register_Group.qpf(927B)
----General_Register_Group.sim.cvwf(3KB)
----General_Register_Group.asm.rpt(8KB)
----General_Register_Group.done(26B)
----General_Register_Group.tan.rpt(93KB)