文件名称：报文的测试文件.7z
文件大小：1KB
文件格式：7Z
更新时间：2022-08-01 09:22:27
报文 FPGA 测试文件 Verilog代码 testbench
使用Verilog写的报文激励仿真代码，使用了for循环，随机函数写上下限等。经仿真，代码无误。 1、报文长度在1~128字节随机。 2、报文间隔0~3随机 。3、报文只发送1。 4、sop与eop有1/8概率丢失，din_err有1/32概率为1（即错误报文）。 5、发送100个报文
【文件预览】：
message.v
message_tb.v