基于FPGA的FIR数字滤波器设计实现

【文件属性】：

文件名称：基于FPGA的FIR数字滤波器设计实现

文件大小：15.79MB

文件格式：ZIP

更新时间：2022-07-19 14:12:09

FPGA FIR滤波器 37阶 分布式算法

本设计是一个基于Altera Cycone Ⅳ系列的FPGA芯片实现一个37阶FIR数字滤波器，其中采样频率为13.5MHz，截止频率0.23MHz，窗口函数采用海明窗，算法为分布式算法。包含源程序及仿真文件，程序可直接用于板间调试