文件名称：EDA技术与VHDL期末试卷及答案
文件大小：1.74MB
文件格式：PDF
更新时间：2022-08-17 22:28:06
EDA与VHDL EDA期末考试 大学期末考试 试卷
EDA技术与VHDL的相关期末复习题，选择、简答、程序题，带答案。 适合通信工程专业，电子信息，自动化等专业的必修或者选修期末考试，考研练习题； 难度较低，知识点基本上都能在课本中找到； 主要是用于练习熟悉程序题的思路、了解选择题型； 以下是其中一道选择题，完整版的在资源下载页； // 5．以下关于状态机的描述中正确的是_B A. Moore型状态机其输出是当前状态和所有输入的函数 //Mealy型状态机其输出信号是当前状态和当前输入的函数 B.与Moore型状态机相比，Mealy型的输出变化要领先一个时钟周期 C. Mealy型状态机其输出是当前状态的函数 D.以上都不对 6.下列标识符中，_B_是不合法的标识符。 A.PPO B.END c. Not-Ack D. sig 7．大规模可编程器件主要有 FPGA、CPLD 两类，下列对CPLD结构与工作原理的描述中，正确的是c _。 A/I.FPGA即是现场可编程逻辑器件的英文简称CPLD复杂可编程逻辑器件 B. CPLD是基于查找表结构的可编程逻辑器件 C．早期的CPLD是从GAL的结构扩展而来 D.在Altera