文件名称：verilog+牛客网刷题自己编写代码汇总+时序分析+状态机等+刷题学习
文件大小：23KB
文件格式：ZIP
更新时间：2022-08-10 18:43:53
verilog 牛客网 FPGA
1. Verilog快速入门 1. 基础语法 VL1 四选一多路器 VL2 异步复位的串联T触发器 LV3 奇偶校验 VL4 移位运算与乘法 LV5 位拆分与运算 VL6 多功能数据处理器 VL7 求两个数的差值 VL8 使用generate…for语句简化代码 VL9 使用子模块实现三输入数的大小比较 VL10 使用函数实现数据大小端转换 02 组合逻辑 VL11 4位数值比较器电路 VL12 4bit超前进位加法器电路 VL13 优先编码器电路① VL14 用优先编码器①实现键盘编码电路 VL15 优先编码器Ⅰ VL16 使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器 03 时序逻辑 VL21 根据状态转移表实现时序电路 VL22 根据状态转移图实现时序电路 VL23 ROM的简单实现 VL24 边沿检测 2 Verilog进阶挑战 01 序列检测 VL25 输入序列连续的序列检测 VL26 含有无关项的序列检测 VL27 不重叠序列检测 VL28 输入序列不连续的序列检测 02 时序逻辑 VL29 信号发生器 VL30 数据串转并电路 .....
【文件预览】：
08gen_for_module.v
040odo_div_or.v
06data_select.v
015encoder_83.v
054ram_mod.v
034width_8to16.v
09main_mod.v
053RAM_1port.v
016encoder_83.v
036sequence_test2.v
01mux4_1.v
012lca_4.v
025sequence_detect.v
033width_8to12.v
014encoder_0.v
041div_M_N.v
056multi_pipe.v
042odd_div.v
031valid_ready.v
044fsm1.v
019decoder_38.v
057triffic_light.v
023rom.v
018decoder_38.v
010function_mod.v
046dual_port_RAM.v
021seq_circuit.v
027sequence_detect.v
013encoder_0.v
055JC_counter.v
043fsm1.v
052count_module.v
035sequence_test1.v
028sequence_detect.v
047gray_counter.v
02Tff_2.v
038seller1.v
032width_24to128.v
024edge_detect.v
07data_minus.v
030s_to_p.v
03odd_sel.v
050count_module.v
05data_cal.v
011comparator_4.v
037even_div.v
020data_sel.v
04multi_sel.v
058game_count.v
022seq_circuit.v