实验二——算术逻辑单元（ALU）的设计与实现1

【文件属性】：
文件名称：实验二——算术逻辑单元（ALU）的设计与实现1
文件大小：435KB
文件格式：PDF
更新时间：2022-08-03 18:10:24
操作系统 windows ubuntu fpga开发 1. 掌握全加器和行波进位加法器的结构 2. 熟悉加减法运算及溢出的判断方法 3. 掌握算术逻辑单元（ALU）的结构 4. 熟练使用 SystemVerilog