文件名称：通过Uart接口读写FPGA内部寄存器
文件大小：10KB
文件格式：ZIP
更新时间：2022-06-10 15:10:29
verilog fpga uart
很简单的给予Verilog的Uart接口实验，通过Uart接口读写FPGA内部寄存器。 输入W XX YYYYYYYY可将YYYYYYYY数据写入对应XX地址的寄存器，输入R XX可以读取XX地址的数据，格式错误或者范围超出则会报错。XX=1~2,Y=0~A。 模块设计分为：RX,DEC,CTRL,REG,ENC,TX。
【文件预览】：
UART_FPGA_v2-main
----UART_REG.v(3KB)
----UART_RX.v(9KB)
----UART_TX.v(6KB)
----UART_CTRL.v(28KB)
----FPGA_TOP.v(13KB)
----UART_DEC.v(5KB)
----README.md(320B)