外部电磁干扰下时钟路径的抖动模型

【文件属性】：
文件名称：外部电磁干扰下时钟路径的抖动模型
文件大小：512KB
文件格式：PDF
更新时间：2021-04-06 08:54:46
ICs; Jitter; Electromagnetic Interference 本文提出了由于电源上的外部电磁干扰而导致的时钟路径抖动的时域模型。 提出了基于模型的编程算法，以数字方式计算抖动值。 晶体管级HSPICE仿真是在各种长度的时钟路径上执行的。 时钟门是SMIC 130 nm，1.2 V技术的反相器。 以固定幅度模拟了10 MHz至10 GHz的抖动和干扰频率之间的关系。 在固定频率下模拟了从OV到O.SV的抖动和干扰幅度之间的关系。 在广泛的干扰频率范围内，可以观察到HSPICE仿真与Matlab计算之间的良好一致性。 使用抖动模型可以很好地说明和精确预测有趣的现象，例如最小抖动umshift和抖动回跳。 该模型仅需要来自门电路的简单信息即可进行抖动计算。 可以将其开发为用于预测时钟抖动的EDA工具。