文件名称：FPGA verilog实例
文件大小：184KB
文件格式：RAR
更新时间：2014-01-16 11:58:21
fpga verilog实例
这里有100多个verilog实例，基本都是验证过的，请放心使用！
【文件预览】：
verilog实例
----multi_select_1.v(279B)
----encoder8x3.v(184B)
----test_cla_8bits.v(501B)
----nco.v.txt(7KB)
----MUL16.V(1KB)
----encoder8x3_2.v(311B)
----RISC8.ZIP(79KB)
----wpulse.v.txt(4KB)
----adder_8bit.v(241B)
----full_adder_1.v(308B)
----ALL.V(309B)
----mult16.v.txt(3KB)
----cla_8bits.v(2KB)
----mult_select.v(918B)
----half_adder_1.v(96B)
----onehot.v.txt(6KB)
----DECODER1.V(97B)
----div16.v.txt(7KB)
----pic.v.txt(67KB)
----myrand.c.txt(5KB)
----string.v.txt(2KB)
----fifo_16x16.v(1KB)
----frequency5x2.v(2KB)
----MUX8X8.V(391B)
----half_adder_2.v(107B)
----adder_8bit_2.v(1KB)
----fifo.v.txt(6KB)
----FIFO_2.V(6KB)
----TEST.V(1KB)
----FIFO.V(3KB)
----lead_8bits_adder.v(1KB)
----SHIFTER.V(332B)
----COMPARE.V(118B)
----decoder3x8.v(589B)
----SYNTHPIC.ZIP(47KB)
----lead_8bits_adder2.v(1022B)
----full_adder_2.v(216B)
----testing.v.txt(16KB)
----sequence_dectect.v(2KB)
----framer.v.txt(8KB)
----half_adder_3.v(108B)
----PLI.TAR(19KB)
----ADC_16bit.v(4KB)
----gencrc.v.txt(10KB)
----mult_piped_8x8.v(2KB)
----dds.v.txt(2KB)
----binarytogray.v(527B)