文件名称：基于FPGA的可变尺寸块运动估计高效结构 (2009年)
文件大小：337KB
文件格式：PDF
更新时间：2024-06-07 15:49:26
自然科学 论文
针对可变尺寸块运动估计(VBSME，Variable Block-Size Motion Estimation)的硬件结构在现场可编程门阵列(FPGA，Field Programmable Gate Array)上实现时消耗资源多且速度慢的问题，提出了一种面积和速度优化的VBSME硬件结构．其中，绝对差累加和(SAD， Sum of Absolute Differences)的计算采用基于随机存储器(RAM，Random Access Memory)的累加计算方式，比基于寄存器合并的方式节省了面积并增加了