文件名称：总线的驱动与过渡-嵌入式的学习方向介绍ppt
文件大小：542KB
文件格式：PDF
更新时间：2024-06-22 11:56:10
pci-e
和反向译码设备都不对保留的总线命令发出 响应信号。 （1）I／O地址空间 在I／O地址空间，全部32位AD线都被用来提供一个完整的地址编码（字节地址），使得要求地址精确 一级的设备不需多等一个周期就可完成地址译码（产生 信号），也使负向地址译码节省了一个时钟 在I／O访问中， AD0～AD1这两位很重要，并要与 ～3配合，才能进行一次有效的访问。 （2）内存地址空间 在存储器访问中，所有的目标设备都要检查AD0～AD1，要么提供所要求的突发传输顺序，或者执行一 备断开操作。对于所有支持突发传输的设备都应能实现线性突发性传输顺序，而高速缓存的行切换不一定实 存储器地址空间，用AD2～AD31译码得到一个双字地址的访问。在线性增长方式下，每个数据周期过后， 一个DWORD（4个字节）增长，直到对话结束。在存储器访问期间，AD0AD1的含义如下： 当AD0AD1为00时，突发传输顺序为线性增长方式； AD0AD1为01时，为高速缓存行切换方。式； A 为1X时，为保留。 （3）配置地址空间 在配置的地址空间中，要用AD2～AD7将访问落实到一个DWORD地址。当一个设备收到配置命令时， IDSEL信号成立且AD0AD1为00，则该设备即被选为访问的目标。否则就不参与当前的对话。如果译码出来 符合某桥路的编号，且AD0AD1为01，则说明配置访问是对该桥后面的设备，即不与桥直接连接的设备。 （4）字节校正 用字节使能信号 ～3来指出哪些字节带了有意义的数据，在每个数据周期内，可以*改变字节 能，使之对传输数据的实际含义和有效部分进行界定，这一功能称作字节校正或字节对齐。 （5）总线的驱动与过渡 为了避免多个设备同时驱动一个信号到PCI总线上而产生竞争，在一个设备驱动到另 一个设备之间设 3/5 ページ微型计算机原理 2006-11-24http://www.hljnzy.net/kejian/weijijiekou/second/chapter8/c2-8-4-3.htm