文件名称：时时钟钟要要求求和和特特性性-altium designer 19.1 官方教程
文件大小：2.59MB
文件格式：PDF
更新时间：2024-06-30 07:24:03
TMS320f28335
6.7 时时钟钟要要求求和和特特性性 Table 6-6. 输输入入时时钟钟频频率率 参参数数 最最小小值值 典典型型值值 最最大大值值 单单位位 谐振器 (X1/X2) 20 35 晶振 (X1/X2) 20 35 fx 输入时钟频率 MHz 150MHz 器件 4 150外部振荡器/时钟源（XCLKIN 或者 X1 引脚） 100MHz 器件 4 100 fl 跛行模式 SYSCLKOUT 频率范围（/2 启用时） 1-5 MHz Table 6-7. XCLKIN时时序序要要求求- PLL 被被启启用用 编编号号 最最小小值值 最最大大值值 单单位位 C8 tc(CI) 周期时间，XCLKIN 33.3 200 ns C9 tf(CI) 下降时间，XCLKIN (1) 6 ns C10 tr(CI) 上升时间，XCLKIN (1) 6 ns C11 tw(CIL) 脉冲持续时间，XCLKIN 低电平作为 tc(CI) (1)的一部分的时间 45 55 % C12 tw(CIH) 脉冲持续时间，XCLKIN 高电平是 tc（CI) (1)的一部分时间 45 55 % (1) 这也被应用到 X1 引脚。 Table 6-8. XCLKIN时时序序要要求求- PLL 被被禁禁用用 编编号号 最最小小值值 最最大大值值 单单位位 150MHz 器件 6.67 250 C8 tc(CI) 周期时间，XCLKIN ns 100MHz 器件 10 250 高达 30 MHz 6 C9 tf(CI) 下降时间，XCLKIN (1) ns 30MHz 至 150MHz 2 高达 30 MHz 6 C10 tr(CI) 上升时间，XCLKIN (1) ns 30MHz 至 150MHz 2 C11 tw(CIL) 脉冲持续时间，XCLKIN 低电平作为 tc(CI) (1)的一部分的时间 45 55 % C12 tw(CIH) 脉冲持续时间，XCLKIN 高电平是 tc（CI) (1)的一部分时间 45 55 % (1) 这也被应用到 X1 引脚。 表 3-19中显示了可能的配置模式。 Table 6-9. XCLKOUT 开开关关特特性性（（PLL 旁旁通通或或者者被被禁禁用用）） (1) (2) 编编号号 参参数数 最最小小值值 典典型型值值 最最大大值值 单单位位 150MHz 器件 6.67 C1 tc(XCO) 周期时间，XCLKOUT ns 100MHz 器件 10 C3 tf(XCO) 下降时间，XCLKOUT 2 ns C4 tr(XCO) 上升时间，XCLKOUT 2 ns C5 tw(XCOL) 脉冲持续时间，XCLKOUT 低电平的时间 H-2 H+2 ns C6 tw(XCOH) 脉冲持续时间，XCLKOUT 高电平的时间 H-2 H+2 ns tp PLL 锁定时间 131072tc(OSCCLK) (3) 周期 (1) 假定这些参数有 40pF 的负载。 (2) H=0.5tc(XCO) (3) OSCCLK 或者为片载振荡器的输出，或者是来自一个外部振荡器的输出。 126 电气规范 Copyright © 2007–2012, Texas Instruments Incorporated Submit Documentation Feedback Product Folder Links: TMS320F28335 TMS320F28334 TMS320F28332 TMS320F28235 TMS320F28234 TMS320F28232