（有代码和截图）基于LiberoSoc的数字逻辑设计仿真及验证实验等两个实验报告

【文件属性】：

文件名称：（有代码和截图）基于LiberoSoc的数字逻辑设计仿真及验证实验等两个实验报告

文件大小：1.43MB

文件格式：DOCX

更新时间：2022-04-28 21:18:15

文档资料 verilog EDA 广东工业大学 liberosoc

包含两个实验报告，基于LiberoSoc的数字逻辑设计仿真及验证实验，基于实验箱的数字逻辑实验，包含所有实验仿真截图，74HC系列代码，时序逻辑电路实验，组合逻辑电路实验，基本门电路实验