文件名称：基于沟长偏置的近阈值逻辑漏功耗减小技术 (2013年)
文件大小：719KB
文件格式：PDF
更新时间：2024-06-05 13:50:04
工程技术 论文
随着集成电路芯片特征尺寸的不断缩小,减小漏功耗已成为集成电路设计技术的焦点之一.在近阈值逻辑电路中,亚阈值漏电流是其最主要漏电流的构成.根据MOS器件沟道长度与亚阈值漏电流之间的非线性关系,通过适度提高MOS器件的沟道长度从而降低CMOS逻辑电路的漏功耗,形成了基于沟长偏置的漏功耗减小技术.应用HSPICE软件对基于45nmPTM工艺参数沟长偏置为8%的基本逻辑门电路、镜像加法器和传输门加法器的漏电流进行了仿真测试,实验结果表明漏电流约下降了39%~44%.因此沟长偏置技术是一种有效的适用于近阈值逻辑的漏