文件名称：源同步接口仿真过程-深入pci与pcie：硬件篇和软件篇
文件大小：14.95MB
文件格式：PDF
更新时间：2024-07-29 23:10:33
cadence allegro
4.3 源同步接口仿真过程 源同步技术是指数据和时钟/锁存并行传输。由于源同步接口信号工作在“相对”的时钟系统下，这 样对全局系统时钟的skew要求就可降低，在时序方程中就不需要flight time（飞行时间）这一变量，传 输速率主要由数据和时钟/锁存信号间的skew决定，这样可以系统达到更高的传输速率。 源同步技术特点： 时钟/锁存信号与数据一起传送。 源同步技术中，接收端的建立和保持时间、skew决定了接口速度的极限，而走线长、Tco、器件本身 的快慢不是影响接口速度的因素。影响速度的最主要因素是数据与时钟/锁存信号之间的skew，因此对数 据和时钟/锁存信号间skew的约束是仿真中最主要做的工作。 迄今为止，每个源同步总线设计使用不同的方法，这就要求仿真环境必须能灵活适应每种要求， Cadence的Sigxp工具提供自定义测量（Custom Measurement）这一功能。需要注意的是测量数据信号相对 与时钟/锁存信号的skew，而不是相对于主时钟；另外常常需要测量到die pad，把封装的影响因素考虑进 去。 源同步接口一般速率高，这样码间干扰（ISI）就比较严重，所以经常会用到伪随机码序列来模拟各 种码型的组合。在Sigxp中，可以通过设置Stimuli为Custom来实现，但是加到若干位后就不可以加了，如 果想要加入较长的码序列，可以通过编辑拓扑文件（*.top文件）中Stimuli项PeriodicPatten下的序列来 实现。一种简单的方法是，使用伪随机码产生程序生成任意长度的伪随机码序列，然后拷贝到*.top文件 的相应位置。 另外在 Sigxp 中还可以通过眼图分析仿真波形，通过对眼图高度和宽度的分析，可以得到反射、衰减、 抖动等对信号的影响。在 Sigwave 中可以将仿真出的伪随机码序列的串行波形叠加成眼图。在 Sigwave 中 Graph Eye Diagram Performances 中设置正确的信号周期，设置合适的 Offset 值，以方便观察，然后选择 Graph Eye Diagram Mode，就可以得到相应信号的眼图。 4.3.1 源同步时序公式 图 4-6 为源同步时序示意图，根据图 4-6 可得出相应的时序公式： 建立时间： Tvb_min+Tft_clk_min-Tft_data_max-Tsetup-Tsetup_margin>0