文件名称：VHDL Design Verification Tools-开源
文件大小：62KB
文件格式：GZ
更新时间：2024-05-14 21:10:43
开源软件
该项目包含一组用于VHDL设计的形式验证和静态分析的工具。
【文件预览】：
vhdlverif
----common.py(2KB)
----statements.py(14KB)
----analysevhd.py(3KB)
----vhd2xml.py(87KB)
----elements.py(13KB)
----optimvhd.py(10KB)
----yacc.py(81KB)
----lex.py(33KB)
----doc()
--------vhdl.xsd(45KB)
--------optimvhdl.xsd(45KB)
----examples()
--------control_u.vhd(14KB)
--------cnt.vhd(6KB)
--------packet_splitter.vhd(9KB)
----readme.txt(2KB)