【文件属性】：
文件名称：基于MRV原理的锁相环抖动BIST电路优化与实现 (2014年)
文件大小：340KB
文件格式：PDF
更新时间：2021-05-09 17:32:18
自然科学 论文
为解决传统基于游标原理锁相环片上抖动测量电路的问题，提出了一种基于多精度游标(MRV)原理的锁相环抖动内建自测试技术.该原理不仅能够大幅降低测量电路面积，同时能够有效保证测量精度，减少锁相环(PVT)的影响.将MRV原理运用在游标延时链(VDL)和游标振荡器(VRO)2种典型技术上.在VDL方案中，由单级延时链改进为两级延时链，分别采用粗细2种不同分辨率的延时单元；在VRO方案中，根据待测信号的范围，通过改变振荡器的控制信号，测量电路动态选择相应的分辨率.在TSMC 130nm 工艺下，分别对2种改进方案