Logisim平台实验“运算器设计”.circ

【文件属性】：

文件名称：Logisim平台实验“运算器设计”.circ

文件大小：718KB

文件格式：CIRC

更新时间：2022-01-11 16:34:53

计算机组成原理 educoder数据实验表示 logisim

华中科技大学 头歌实践项目 运算器设计(HUST) 本实训项目帮助学生从可控加减法单元，先行进位电路，四位快速加法器逐步构建 16 位、32 位快速加法器。学生还可以设计阵列乘法器，乘法流水线，实现原码一位乘法器，补码一位乘法器、运算器等教材上的核心内容。