文件名称：8051算术逻辑运算单元设计
文件大小：636KB
文件格式：RAR
更新时间：2013-03-12 16:30:28
8051算术逻辑运算单元设计
随着超大规模集成电路技术的发展，芯片规模己从万门集成发展到现在的百万门、千万门集成；设计周期从以前的18个月缩短到目前的6个月甚至更短，因此IC设计的复杂度大大上升，设计的任务变得更加艰巨。同时IC制造的特征尺寸己达到0.1微米，芯片集成度已至G规模，可以将整个系统集成到一个芯片，因此今天的IC正向SOC的方向转变[1]。另外，IC的更新换代加快，设计升级的周期缩短，以前的单元库远远不能满足复杂电路对设计的要求，IC设计的开发已成为集成芯片市场扩大的“瓶颈”。在这种IC的几何尺寸变得越来越小、集成密度越来越高、集成的功能越来越强、开发周期越来越短的情况下，开发可重复利用的基本电路功能模块的方法，即IP应运而生。简单地说，IP是指在电子设计中预先开发的用于SOC设计的可复用功能模块，系统设计者进行一个复杂设计的过程很像以前构造一块PCB一样，从市场上采购IP功能模块，然后在一块芯片上有效集成，从而构成一个功能强大的系统，即SOC。
【文件预览】：
8051算术逻辑运算单元设计
----8051算术逻辑运算单元设计.ppt(484KB)
----开题报告.doc(56KB)
----8051算术逻辑运算单元设计.doc(725KB)
----程序代码()
--------coder.v(1KB)
--------choose8.v(874B)
--------8051_alu.v(820B)
--------add_sub_log_timesim.v(70KB)
--------divide_timesim.v(63KB)
--------divider_test.v(1KB)
--------add_10.v(630B)
--------chooose8_4.v(912B)
--------divide_map.v(63KB)
--------ALU_8051.v(815B)
--------div1_reg.v(703B)
--------temp_test.v(1KB)
--------test.v(1KB)
--------carryleadingtest.v(859B)
--------divider_test1.v(1KB)
--------divide_test.v(1KB)
--------temp_reg10.v(968B)
--------choose8_2.v(767B)
--------divide.v(2KB)
--------add_sub_log_translate.v(62KB)
--------add_sub_log.v(5KB)
--------add_test1.v(976B)
--------divider.v(3KB)
--------divider_ctrl.v(2KB)
--------choose2.v(734B)
--------carry_leading4.v(1003B)
--------说明.txt(49B)
--------div2_reg10.v(708B)
--------sub_10.v(706B)
--------quot_reg10.v(1KB)
--------divide_translate.v(12KB)