文件名称：大面阵CCD图像实时显示系统的设计
文件大小：490KB
文件格式：PDF
更新时间：2015-01-25 09:35:25
CCD图像 实时显示 cameralink接口 FPGA SDRAM控制器
该系统采用２片SDRAM图像进行交替缓存，并在Xilinxｘ公司的Spanta3系列现场可编程门阵列（FPGA）中完成了较为复杂的主要控制逻辑。将cameralink接口输入的图像经过拼接、bin等预处理后缓存到１片 SDRAM，同时按照一定格式以25frame/s的速度读出另１片SDRAM中的图像，经ADV7300转换成模拟电视信号后送到模拟显示器显示。