复用器重构降低FPGA成本

【文件属性】：

文件名称：复用器重构降低FPGA成本

文件大小：365KB

文件格式：PDF

更新时间：2013-02-08 11:23:35

ALTERA FPGA

本文介绍了一种新的复用器重构算法，能够降低FPGA 实际设计20％的成本。该算法通过减少复用器 所需查找表（LUT）的数量来实现。算法以效率更高的4:1 复用器替代2:1 复用器树。算法性能的关键在于寻 找总线上出现的复用器数量。新的优化方法占用一定的逻辑，这些逻辑由总线进行分担，从而减少了总线上 每个比特位所需的逻辑。