基于verilog的FSK编码实现

【文件属性】：
文件名称：基于verilog的FSK编码实现
文件大小：161KB
文件格式：DOCX
更新时间：2013-08-23 04:41:31
verilog 用cpld实现m序列的fsk调制，调制信号的1码对应于频率为f1的正弦波，0码对应于频率为f2的正弦波，最后将两种频率的正弦波拼接后输出。