文件名称：编写测试平台—HDL模型的功能验证(第二版)
文件大小：7.74MB
文件格式：ZIP
更新时间：2014-03-29 14:27:53
Writing Testbenches using SystemVerilog 中文版
Writing Testbenches using SystemVerilog 编写测试平台—HDL模型的功能验证(第二版)
【文件预览】：
晤迡聆彸_怢〞HDL耀倰腔髡夔桄痐(菴媼唳).part15.rar
晤迡聆彸_怢〞HDL耀倰腔髡夔桄痐(菴媼唳).part16.rar
晤迡聆彸_怢〞HDL耀倰腔髡夔桄痐(菴媼唳).part17.rar
晤迡聆彸_怢〞HDL耀倰腔髡夔桄痐(菴媼唳).part13.rar
晤迡聆彸_怢〞HDL耀倰腔髡夔桄痐(菴媼唳).part14.rar