文件名称：基于verilog的帧同步检测电路设计
文件大小：70KB
文件格式：ZIP
更新时间：2024-04-11 00:46:59
TS流检测 VERILOG
设计一检测电路，搜索帧同步码。要求在搜捕态能够正确地从数据流中提取帧同步码，在达到一定设计要求时进入稳定同步态。同时，要求帧同步检测电路具有一定的抗干扰能力，在稳定同步态发现帧失步次数超过设计要求时，系统要进入搜捕状态。
【文件预览】：
基于verilog的帧同步检测电路设计_1616367617
----基于verilog的帧同步检测电路设计.doc(163KB)